Custom cover image
Custom cover image

Verilog : Modellbildung für Synthese und Verifikation / Bernhard Hoppe

By: Resource type: Ressourcentyp: Buch (Online)Book (Online)Language: German Series: Grundlagen der Elektro- und InformationstechnikPublisher: München [u.a.] : Oldenbourg, 2009Copyright date: ©2006Description: XIII, 289 S. : graph. DarstISBN:
  • 9783486580044
Subject(s): Genre/Form: Additional physical formats: 9783486595079 | 9783486580044 | Erscheint auch als: Verilog. Druck-Ausgabe München [u.a.] : Oldenbourg, 2006. XIII, 289 S.RVK: RVK: ST 250DOI: DOI: 10.1524/9783486595079Online resources: Summary: Verilog ist die neben VHDL am weitesten verbreitete Hardware-Beschreibungssprache (HDL) für den Entwurf und die Beschreibung elektronischer Schaltkreise und Systeme. Gegenüber VHDL bietet Verilog vor allem den Vorteil der leichteren Erlernbarkeit, da es auf der im Ingenieurbereich weit verbreiteten Sprache C aufgebaut ist.Original version: Originalfassung: 2006PPN: PPN: 1648649440Package identifier: Produktsigel: EBA-BACKALL | EBA-CL-CHCOMSGSEN | EBA-DGALL | EBA-EBKALL | EBA-STMALL | ZDB-23-GBA | ZDB-23-GPS | ZDB-23-OEM | BSZ-23-EBA-C1UB | ZDB-23-DGG | ZDB-42-OBL | ZDB-42-ON1 | GBV-deGruyter-alles | ZDB-23-OEM | ZDB-23-GPS | ZDB-23-GBA
No physical items for this record

Restricted Access; Controlled Vocabulary for Access Rights: online access with authorization star

http://purl.org/coar/access_right/c_16ec.

Online-Ausg. Online-Ressource

2006

In German

KIT – The University in the Helmholtz Association                         Home | Impressum | Datenschutz | Barrierefreiheit | KIT