Custom cover image
VHDL-Synthese : Entwurf digitaler Schaltungen und Systeme / Jürgen Reichardt, Bernd Schwarz
Contributor(s): Resource type: Ressourcentyp: Buch (Online)Book (Online)Language: German Series: De Gruyter eBook-Paket Technik, Informatik | De Gruyter StudiumPublisher: Berlin : De Gruyter Oldenbourg, 2015Edition: 7., aktualisierte AuflDescription: Online-Ressource (XI, 483 S.)ISBN:- 9783110375060
- 9783110397840
- 621.3
- 621.395
- 621.381/5
- TK7868.L6
Contents:
Summary: Use of the hardware description language VHDL has gained wide acceptance in the design of hardware components for computer and consumer applications. This textbook on VHDL is specifically directed at the synthesis of digital electronics in the context of digital technologyOriginal version: Originalfassung: 2015Other relationships: Weitere Beziehungen: 3.5.1 Kombinatorische Schleifen3.5.2 Fehlverhalten durch unvollständige Empfindlichkeitslisten; 3.6 RTL-Syntheserichtlinien; 3.6.1 D-Flipflops und Register in getakteten Prozessen; 3.6.2 D-Latches und kombinatorische Logik; 3.7 VHDL-Testbenches; 3.8 Übungsaufgaben; 4 Tri-State- und Don't-Care-Modellierung; 4.1 Die Datentypen std_ulogic und std_logic; 4.2 Realisierung von Tri-State-Ausgangsstufen; 4.3 Don't-Care-Werte als Ausgangssignal; 4.4 Don't-Care-Werte als Eingangssignal; 4.5 Konversion der Datentypen bit und bit_vector; 4.6 Übungsaufgaben; 5 Arithmetik und Synchronzähler.
3.1.1 Deklaration und Ausführung von Prozessen3.2 Schaltnetze mit sequentiellen Anweisungen; 3.2.1 Die case-Anweisung; 3.2.2 Die if-Anweisung; 3.2.3 Schleifenkonstrukte; 3.2.3.1 for loop; 3.2.3.2 while loop; 3.3 Einfache Schaltwerke; 3.3.1 D-Flipflops und Register; 3.3.1.1 VHDL-Beschreibung mit Signalen; 3.3.1.2 Testbench zum D-Flipflop; 3.3.1.3 Entwurf von Registern; 3.3.1.4 Verwendung von Variablen in taktsynchronen Prozessen; 3.3.2 Johnson-Zähler mit Taktteiler; 3.3.3 Parametrisiertes Schieberegister; 3.4 Erzeugung von Latches; 3.5 Vermeidbare Synthesefehler.
5.1 Arithmetik-Operatoren und zugehörige Datentypen5.2 Komparator SN74xx85; 5.3 Entwurf von Synchronzählern; 5.4 Arithmetik mit den Datentypen signed und unsigned; 5.5 Integer-Arithmetik; 5.6 Konversionsfunktionen und indizierter Zugriff auf Feldelemente; 5.7 Arithmetik mit Synopys Bibliotheken; 5.8 Hinweise zur Verwendung der Datentypen; 5.9 Übungsaufgaben; 6 Entwurf von Zustandsautomaten; 6.1 Automatenvarianten; 6.2 Moore-Automat für eine Impulsfolgenerkennung; 6.3 Entwurfsbeispiel für einen Mealy-Automaten; 6.4 VHDL-Syntaxvarianten; 6.4.1 Die Zwei-Prozess-Darstellung.
6.4.2 Die Mehr-Prozess-Darstellung6.4.2.1 Schnittstellensynchronisation; 6.4.2.2 Maßnahmen zur Taktfrequenzerhöhung; 6.4.2.3 Maßnahme zur Reduzierung der Latenzzeit; 6.4.3 Die Ein-Prozess-Darstellung; 6.4.4 Vergleich der Syntaxvarianten; 6.5 Zustandscodierung; 6.5.1 Strategien der Zustandscodierung; 6.5.2 Umsetzung der Zustandscodierung in VHDL; 6.5.3 Auswirkungen der Zustandscodierung auf die Syntheseergebnisse; 6.6 Übungsaufgaben; 7 Struktureller VHDL-Entwurf; 7.1 Ziele und Methoden der Systempartitionierung; 7.2 Struktureller Entwurf mit Komponenten.
7.2.1 Struktureller Entwurf eines 4 zu 2 Prioritätsencoders.
Vorwort; Inhaltsverzeichnis; 1 Einleitung und Übersicht; 1.1 Motivation; 1.2 Ziele und Organisation dieses Buches; 1.3 VHDL Entwurfsmethodik; 1.4 Syntaxnotation; 2 Synthese einfacher Schaltnetze; 2.1 Entity, Architektur und Signale; 2.1.1 Deklaration und Verwendung lokaler Signale; 2.1.2 Richtungsmodi von Signalschnittstellen; 2.1.3 Deklaration von Bussignalen; 2.2 Simulation von VHDL-Entwürfen; 2.3 Schaltnetze mit Boole'schen Gleichungen; 2.4 Synthese selektiver und bedingter Signalzuweisungen; 2.5 Übungsaufgaben; 3 Entwurf digitaler Funktionselemente mit Prozessen; 3.1 Prozesse.
- Print version: VHDL-Synthese : Entwurf digitaler Schaltungen und Systeme
No physical items for this record
2015